FPGA原型验证板

FPGA，原型验证，ASIC，VU13P

FPGA原型验证 (FPGA Prototyping)

FPGA原型验证 (FPGA Prototyping)

将ASIC代码转换成FPGA代码 -> 编译与对设计拆分 -> 综合 -> 布局布线 -> 从FPGA上下载比特流文件bit files

  • 速度快，减少了设计->产品->市场的时间

  • 能够在设计早期进行软件开发与检验

  • 对于航空、军事、医疗等重要IP的验证很有用

  • 能够对整个IC进行验证

  • 降低了IC返工的风险

多颗FPGA级联架构

  • 系统主要FPGA器件包含有一颗ZU19EG和四颗VU13P。

  • VU+系列的VU13P器件为系统提供了海量的逻辑资源与计算资源，同时支持VU9P、VU440大规模器件定制；MPSOC系列的ZU19EG器件为系统提供充裕的灵活性。

  • 配套的总线穿透工程可以将ZU19EG的AXI总线穿透至每一颗VU13P器件内部，用户可以基此构建超大规模的SoC原型系统。

  • 系统内各个板卡都搭载有丰富的外设和高速扩展接口，配套提供的SFF8654高速扩展连接模块可以让用户在不同FPGA之间构建高速互联通道。

  • 整个系统以机架形态提供，内部集成了系统供电、下载配置等配套模块和线缆。

丰富的多种配套功能子卡

配套几十款通用扩展子卡

FACE-VUP系列FPGA大规模原型验证系统除板载接口外，为方便快速搭建原型，我们为开发者提供了灵活多样的FMC扩展子卡选项，进本涵盖原型验证主流应用方向：多路QSFP光口子卡、SFP+光口子卡、千兆以太网口子卡、CamerlinkIN/OUT、HDMI IN/OUT、GPIO接口扩展子卡等通用扩展子卡，以及多种高精度AD/DA方案。


我们的优势

我们的优势

  • 成熟的硬件设计，稳定可靠的硬件支持，满足不同设计容量和应用

  • 现货产品，加速软件开发

  • 流片之前，可快速验证芯片功能是否正常

  • 灵活定制化，支持多款大规模FPGA器件（XCVU13P、XCVU9P、XCVU440等主芯片）

神经网络加速器IP核

支持的算子

（持续更新）

ETPU的开发流程与传统的嵌入式开发流程类似，拥有Host（主机）和Device（从机）两类设备。ETPU的开发流程通常也被分为两部分：神经网络算法开发流程和嵌入式应用开发流程。

X86架构加速系统

纯逻辑FPGA器件架构。

TPU IP作为上位机 CPU（通常为X86 PC或服务器）的协处理器的角色，专用于进行神经网络计算加速。FPGA板卡通过PCIe与上位机CPU连接，FPGA内部的PCIe DMA模块对内将PCIe总线转换为AXI总线。TPU IP通过AXI总线挂载在PCIe DMA上。上位机CPU上可运行各种神经网络应用软件，其中涉及神经网络推理计算的部分，将由FPGA中的TPU IP进行加速处理。


ZYNQ器件架构

支持ZYNQ7000,MPSoC系列

TPU IP作为ARM CPU的协处理器的角色，专用于进行神经网络计算加速。TPU IP通过AXI总线挂载在ARM AMBA交换架构上。ARM CPU上可运行各种神经网络应用软件，其中涉及神经网络推理计算的部分，将由ZYNQ PL中的TPU IP进行加速处理。在ZYNQ器件外围，用户可扩展USB输入输出设备、多种不同接口的视频输入输出设备。


一站式FPGA方案专家

欢迎联系我们

{poot:siteicp}